| 系統特性 |
| 1. |
內置儲存器： |
| |
● FLASH：32KB MAIN程式儲存器 + 8KB NVR資料/參數儲存 |
| |
● SRAM：4KB資料儲存器 |
| 2. |
時鐘源： |
| |
● 內部60MHz高頻RC振盪器(HIRC)，支援特定整數分頻 |
| |
● 內部32KHz低頻RC振盪器(LIRC) |
| 3. |
多功能計時器： |
| |
● 2個16位基本計時器(TIM0/TIM1) |
| |
● 1個16位低功耗計時器(LPTIM)，支援深度休眠模式工作 |
| |
● 1個20位高級計時器(TIM2)，支援4路PWM輸出 |
| |
● 1個20位高級計時器(EPWM)，支援6路(3組互補式)PWM輸出，具備可程式設計死區發生器與刹車保護 |
| 4. |
模擬外設： |
| |
● 2個8位DAC |
| |
● 2個比較器(COMP)，支援遲滯電壓與EPWM刹車觸發 |
| |
● 2個可程式設計增益放大器(PGA)，增益1~16倍 |
| |
● 1個12位SAR ADC，最高1Msps取樣速率，具備16個通道(含內部溫感、參考電壓與PGA輸出) |
| 5. |
通訊介面： |
| |
● 1個UART，最高115.2Kbps，支援多種資料格式與硬體錯誤檢測 |
| |
● 1個SPI，主機最高15Mbps，從機最高7.5Mbps |
| |
● 1個I2C，最高1Mbps |
| 6. |
硬體加速與安全： |
| |
● DSP硬體加速模組(32位元除法器、32位開平方根) |
| |
● 硬體CRC-16/32 運算單元 |
| |
● 看門狗計時器(WDG) |
| 7. |
電源管理與低功耗： |
| |
● 工作電壓：2.5V ~ 5.5V |
| |
● 低功耗模式：提供休眠(Sleep)與深度休眠(Deep Sleep) |
| |
● LVR重定電壓閾值：2.0V ~ 3.7V |
| |
● LVD偵測電壓閾值：2.0V ~ 4.3V |
| 8. |
GPIO與喚醒： |
| |
● 22個GPIO引腳，全部支援外部中斷與外設複用 |
| |
● Deep Sleep下支持所有GPIO及WDG/LPTIM喚醒(LIRC不能關閉) |
| 9. |
身份識別： |
| |
● 提供每顆晶片唯一的12位元組(96位元)UID識別字 |
| 10. |
環境與封裝： |
| |
● 工作溫度-40°C ~ +85°C |
| |
● 提供SSOP24或QFN24(4*4*0.75mm)封裝形式 |
| |
|
| CPU特性 |
| 1. |
核心架構：32-bit RISC-V CPU核(支援RV32E/M/C指令集擴充) |
| 2. |
寄存器資源：內置16個32位通用寄存器 |
| 3. |
執行效率：高效的2級執行流水線 |
| 4. |
運算能力： |
| |
● 內置單週期32x32硬體乘法器 |
| |
● 內置17週期32位元硬體除法器 |
| 5. |
中斷控制：增強型內核中斷控制器(ECLIC)，支持2個核心內部中斷與 15個外部中斷，支援動態優先順序與中斷嵌套 |
| 6. |
計時資源：CPU內置64位元系統計時器 |
| 7. |
調試介面：支援兩線cJTAG與標準四線JTAG調試介面 |
| |
|