| 系统特性 |
| 1. |
内置储存器： |
| |
● FLASH：32KB MAIN程序储存器 + 8KB NVR数据/参数储存 |
| |
● SRAM：4KB数据储存器 |
| 2. |
时钟源： |
| |
● 内部60MHz高频RC振荡器(HIRC)，支援特定整数分频 |
| |
● 内部32KHz低频RC振荡器(LIRC) |
| 3. |
多功能定时器： |
| |
● 2个16位基本定时器(TIM0/TIM1) |
| |
● 1个16位低功耗定时器(LPTIM)，支持深度休眠模式工作 |
| |
● 1个20位高级定时器(TIM2)，支持4路PWM输出 |
| |
● 1个20位高级定时器(EPWM)，支持6路(3组互补式)PWM输出，具备可程序设计死区发生器与刹车保护 |
| 4. |
模拟外设： |
| |
● 2个8位DAC |
| |
● 2个比较器(COMP)，支持迟滞电压与EPWM刹车触发 |
| |
● 2个可程序设计增益放大器(PGA)，增益1~16倍 |
| |
● 1个12位SAR ADC，最高1Msps采样率，具备16个通道(含内部温感、参考电压与PGA输出) |
| 5. |
通信接口： |
| |
● 1个UART，最高115.2Kbps，支持多种数据格式与硬件错误检测 |
| |
● 1个SPI，主机最高15Mbps，从机最高7.5Mbps |
| |
● 1个I2C，最高1Mbps |
| 6. |
硬件加速与安全： |
| |
● DSP硬件加速模块(32位除法器、32位开平方根) |
| |
● 硬件CRC-16/32 运算单元 |
| |
● 看门狗定时器(WDG) |
| 7. |
电源管理与低功耗： |
| |
● 工作电压：2.5V ~ 5.5V |
| |
● 低功耗模式：提供休眠(Sleep)与深度休眠(Deep Sleep) |
| |
● LVR复位电压阈值：2.0V ~ 3.7V |
| |
● LVD侦测电压阈值：2.0V ~ 4.3V |
| 8. |
GPIO与唤醒： |
| |
● 22个GPIO引脚，全部支持外部中断与外设复用 |
| |
● Deep Sleep下支持所有GPIO及WDG/LPTIM唤醒(LIRC不能关闭) |
| 9. |
身份识别： |
| |
● 提供每颗芯片唯一的12字节(96位)UID标识符 |
| 10. |
环境与封装： |
| |
● 工作温度-40°C ~ +85°C |
| |
● 提供SSOP24或QFN24(4*4*0.75mm)封装形式 |
| |
|
| CPU特性 |
| 1. |
核心架构：32-bit RISC-V CPU核（支持RV32E/M/C指令集扩充） |
| 2. |
寄存器资源：内置16个32位通用寄存器 |
| 3. |
执行效率：高效的2级执行流水线 |
| 4. |
运算能力： |
| |
● 内置单周期32x32硬件乘法器 |
| |
● 內置17周期32位硬件除法器 |
| 5. |
中断控制：增强型内核中断控制器（ECLIC），支持2个核心内部中断与 15个外部中断，支持动态优先级与中断嵌套 |
| 6. |
计时资源：CPU内置64位系统定时器 |
| 7. |
调试界面：支持两线cJTAG与标准四线JTAG调试接口 |
| |
|